Panduan Desain Sirkuit Deteksi DESAT Driver Coupler Toshiba Smart Gate

Saat menggunakanSkrup Smart Gate Driver (SGD).seperti TLP5214A, TLP5214, TLP5212, dan TLP5222, merancang sirkuit periferal secara efektif sangat penting untuk memanfaatkan fungsi deteksi VCE(sat). Deteksi VCE(sat), juga dikenal sebagai deteksi DESAT, adalah mekanisme proteksi yang dirancang untuk mendeteksi kenaikan tegangan kolektor atau drain ketika arus berlebih terjadi pada perangkat switching semikonduktor daya (seperti IGBT, Si- atau SiC-MOSFET, GaN-FET), dan untuk memicu sinyal mati untuk melindungi perangkat.

Selama proses desain, faktor-faktor seperti induktansi beban, kebisingan yang dihasilkan dari peralihan fase lain, atau induksi elektromagnetik dapat menyebabkan deteksi palsu pada rangkaian deteksi DESAT. Untuk mengurangi kemungkinan deteksi palsu, serangkaian rekomendasi desain disediakan.

Dalam desain rangkaian deteksi DESAT, ketika tegangan kolektor atau saluran pembuangan perangkat daya melebihi nilai VDESAT yang telah ditetapkan, coupler SGD berhenti menggerakkan perangkat daya dan mengeluarkan sinyal kesalahan dari terminal FAULT_N. Misalnya, saat menggunakan TLP5214A untuk menggerakkan IGBT, jika IGBT dihidupkan (VOUT tinggi), terminal DESAT sumber arus ICHG. CBLANK mengisi daya melalui RDESAT dan DDESAT, namun karena saturasi IGBT, CBLANK tidak mengisi daya hingga tegangan ambang batas DESAT VDESAT. Jika VCE IGBT naik karena arus berlebih, CBLANK mulai mengisi daya. Setelah tegangan terminal DESAT melebihi VDESAT, coupler SGD mendeteksi kondisi DESAT IGBT dan mengeluarkan sinyal FAULT_N. Hal ini diilustrasikan pada Gambar 1.1.

Masalah Jalur Infiltrasi Kebisingan

Karena jarak antara perangkat daya dan coupler SGD, jalur penghubung dapat menimbulkan interferensi elektromagnetik (EMI). Dalam aplikasi inverter multi-fase, peralihan dari fase lain dapat menimbulkan kebisingan melalui kapasitansi parasit, yang berpotensi menyebabkan deteksi DESAT yang salah. Oleh karena itu, disarankan untuk menghindari perutean jejak deteksi DESAT yang berdekatan dengan jejak yang membawa pulsa arus tinggi atau jejak yang terhubung ke node dengan potensi fluktuasi besar selama tata letak PCB. Selain itu, menempatkan RDESAT, DDESAT, dan CBLANK sedekat mungkin dengan coupler SGD akan memaksimalkan efek pemfilteran-lolos rendah.

Menentukan Konstanta Rangkaian Deteksi DESAT
Panduan diberikan mengenai nilai CBLANK dan RDESAT, serta cara memilih DDESAT. Jika waktu pengosongan yang diinginkan (tBLANK) diatur ke 5 mikrodetik, dan nilai ICHG standar untuk TLP5214A adalah 240 mikroampere, maka CBLANK harus dipilih sekitar 200 pikofarad.